先进的集成电路封装技术是“超越摩尔定律”的突出技术亮点。在每个节点，芯片扩展将变得越来越困难和昂贵。工程师们正在将多个芯片放入高级封装中，作为芯片扩展的替代方案。
然而，尽管先进的集成电路封装发展迅速，但设计工程师和工程经理必须跟上这一关键技术。首先，让我们了解一下高级集成电路封装中出现的基本术语。
以下是下一代集成电路封装技术中最常用的10个术语的简要概述:
2.5 D封装
在2.5D封装中，基于硅通孔，模具堆叠或并排放置在隔离物的顶部。底座是一个交互器，提供芯片之间的连接。作为传统2D集成电路封装技术的一个渐进步骤，2.5D封装使更细的线路和空成为可能。
2.5D封装常用于ASIC、FPGA、GPU和内存立方体。2008年，Xilinx将其大型FPGA分成四个产量更高的较小芯片，并将这些芯片连接到一个硅接口。2.5D封装诞生，最终在高带宽内存处理器集成中流行起来。
小芯片
小芯片是另一种3D IC封装，可以实现CMOS器件与非CMOS器件的异构集成。换句话说，它们是更小的SoCs，在中文里是小芯片的意思。这就是将复杂的功能进行分解，然后开发出各种特定功能单一、相互模块化组装的“小芯片”，如数据存储、计算、信号处理、数据流管理等功能，最终以此为基础构建“小芯片”芯片网络。
这种分解芯片的想法可以提高产量，降低成本，比一个整体模具。小芯片允许设计者利用各种集成电路，无论它们是在哪个节点或技术上制造的；它们可以建立在各种材料上，如硅、玻璃和层压板。
扇出扇出包
扇出封装采用环氧树脂模具复合材料完全嵌入模具，省去了晶圆碰撞、熔化、倒装芯片组装、清洗、底部填充分布、固化等工艺过程。扇出封装的连接在芯片表面呈扇形展开，以促进更多的外部输入/输出。这反过来消除了对接口的需求，并简化了异构集成的实现。
扇出技术提供了比其他封装类型更多的输入/输出的小封装。2016年，iPhone7上的16nm A10处理器和天线开关模块采用扇出晶圆级封装技术，取代传统PCB，一举成为技术明星。A10的制造商TSMC是FoWLP技术的领导者。在TSMC，他们称FoWLP为InFoWLP，In代表综合，意思是综合。
扇出晶圆级封装
扇出晶圆级封装是一大进步，为晶圆模具提供了更多的外部触点空。将芯片嵌入环氧模塑料中，然后在晶片表面制作高密度再分布层和焊球，形成重组晶片。
通常，在前端处理的晶片首先被分成单独的晶片，然后晶片在载体结构上被分离，并且间隙被填充以形成再生晶片。FOWLP提供了大量的软件包和应用程序板之间的连接。此外，基板本质上比模具大，所以模具间距更宽松。
将硅胶倒装芯片嵌入玻璃基板中，然后在芯片上扇动RDL以形成穿过玻璃的通道
异构集成
将单独制造的组件集成到更高级别的组件中的方式将改善功能和操作特性。它使半导体器件制造商能够将来自不同制造工艺的功能组件组合成单个复合器件。
为什么要使用异构集成？
1.研发成本越来越高
芯片行业是典型的人才密集、资金密集的高风险行业。如果没有大量用户摊薄的费用，芯片的成本会急剧上升。华为曾向媒体透露，麒麟980在7nm的R&D成本远超行业预估的5亿美元。紫光展锐的一位工作人员告诉记者，5G Modem的R&D成本超过1亿美元，所以光流相当贵，团队持续投入，累计有上千名工程师参与项目。
2.设计成本也在上升，每一代至少增加30~50%的设计成本
业内人士指出，之前的迭代不需要考虑新工艺，只需要知道65nm比90nm小多少。90nm上的设计可以直接带到65nm工艺上，马上就可以重新设计，一年半就可以完成整个工艺。但是7nm和16nm有很多区别，所以16nm的设计不能直接放在7nm上，从架构到设计到后端都要做很多改变。
异构集成类似于包中的系统集成。它主要是指将多个单独制造的元件封装在一个芯片上，而不是将多个基板集成在一个基板上。这增强了功能性，并且可以封装由不同工艺、不同功能和不同制造商制造的组件。有了这项技术，工程师可以像组装积木一样，在芯片库中组装具有不同工艺的小芯片。异构集成背后的一般思想是将在系统级别变化的多个组件组合到同一个包中。
然而，在延续摩尔定律的同时，异构集成也面临着可靠性、散热、测试难度等诸多挑战。
高带宽存储器
现在GDDR5经过这么多年的发展，已经到了一个瓶颈。通过频率提升空来提供更大的内存位宽并不算太大，这必然会反过来影响GPU的性能。相比传统的GDDR5内存，HBM无疑更先进。
HBM是一种标准化的堆叠内存技术，它为堆栈内部以及内存和逻辑之间的数据提供了一个宽通道。基于HBM的封装堆积了内存，并将它们与TSV连接起来，从而创造了更多的I/O和带宽。
HBM也是JEDEC标准，垂直集成多级DRAM组件，与应用处理器、GPU、SoC封装在一起。HBM主要在高端服务器和网络芯片的2.5D封装中实现。现在已经发展到HBM2技术，新一代技术解决了原来HBM版本中容量和时钟速率限制的问题。
这是AMD演示的内存架构图，我们可以清楚地看到HBM的实际结构，尤其是堆叠在底模上的四层DRAM。虽然AMD从未给出过HBM本体的具体生产流程，但不难想象，四层绝不是HBM未来发展的极限，随着层数的增加，位宽必然会进一步增加。
中间层
内插器用于封装多芯片管芯或板，相当于导管，并且由封装中的电子信号传导。很多操作和数据交换都可以通过中间层完成，相当于用同一块电路板连接多个芯片。使系统更小，更省电，带宽更大。它可以将信号扩展到更宽的中心距离，也可以将信号连接到主板上的不同凹槽。
夹层可以由硅和有机材料制成，并作为多个模具、模具和基板之间的桥梁。硅内插器是一种成熟的技术。由于其高输入输出密度和TSV形成能力，在2.5D和3D集成电路芯片封装中起着关键作用。
再分布层
再分布层是封装中铜金属连接线或电连接的一部分。再分布层由金属或聚合物介电材料层创建，用于将模具堆叠在封装上，并在通过中介层连接的芯片之间提供通信，从而减少大型芯片组的输入/输出间距。它们已经成为2.5D和3D封装解决方案中不可或缺的一部分。
硅通孔
TSV是2.5D和3D封装解决方案中的关键实现技术，它通过芯片硅芯片提供垂直互连。里面装满了铜。TSV是一种贯穿整个芯片厚度的电子连接，它可以创建从芯片一侧到另一侧的最短路径。
这些孔从晶片正面蚀刻到一定深度，然后通过沉积导电材料将其隔离和填充。芯片制作完成后，晶圆从背面减薄，露出晶圆背面的孔洞和金属，完成TSV的互连。
